在電子系統設計中，為了少走彎路和節省時間，應充分考慮并滿足抗干擾性的要求，避免在設計完成后再去進行抗干擾的補救措施。形成干擾的基本要素有三個：
(1)干擾源，指產生干擾的元件、設備或信號，用數學語言描述如下：du/dt， di/dt大的地方就是干擾源。如：雷電、繼電器、可控硅、電機、高頻時鐘等都可 能成為干擾源。
(2)傳播路徑，指干擾從干擾源傳播到敏感器件的通路或媒介。典型的干擾傳 播路徑是通過導線的傳導和空間的輻射。
(3)敏感器件，指容易被干擾的對象。如：A/D、D/A變換器，單片機，數字IC， 弱信號放大器等?？垢蓴_設計的基本原則是：抑制干擾源，切斷干擾傳播路徑，提高敏感器件的抗干擾性能。
1 抑制干擾源
抑制干擾源就是盡可能的減小干擾源的du/dt，di/dt。這是抗干擾設計中較優 先考慮和重要的原則，常常會起到事半功倍的效果。減小干擾源的du/dt主要是通過在干擾源兩端并聯電容來實現。減小干擾源的 di/dt則是在干擾源回路串聯電感或電阻以及增加續流二極管來實現。
抑制干擾源的常用措施如下：
(1)繼電器線圈增加續流二極管，消除斷開線圈時產生的反電動勢干擾。僅加續流二極管會使繼電器的斷開時間滯后，增加穩壓二極管后繼電器在單位時間內可動作更多的次數。
(2)在繼電器接點兩端并接火花抑制電路(一般是RC串聯電路，電阻一般選幾K 到幾十K，電容選0.01uF)，減小電火花影響。
(3)給電機加濾波電路，注意電容、電感引線要盡量短。
(4)電路板上每個IC要并接一個0.01μF～0.1μF高頻電容，以減小IC對電源的 影響。注意高頻電容的布線，連線應靠近電源端并盡量粗短，否則，等于增大了電 容的等效串聯電阻，會影響濾波效果。
(5)布線時避免90度折線，減少高頻噪聲發射。
(6)可控硅兩端并接RC抑制電路，減小可控硅產生的噪聲(這個噪聲嚴重時可能 會把可控硅擊穿的)。
按干擾的傳播路徑可分為傳導干擾和輻射干擾兩類。
所謂傳導干擾是指通過導線傳播到敏感器件的干擾。高頻干擾噪聲和 有用信號的頻帶不同，可以通過在導線上增加濾波器的方法切斷高頻干擾噪聲的傳播，有時也可加隔離光耦來解決。電源噪聲的危害較大， 要特別注意處理。 所謂輻射干擾是指通過空間輻射傳播到敏感器件的干擾。一般的解決方法是增加干擾源與敏感器件的距離，用地線把它們隔離和在敏感器件上加蔽罩。
2 切斷干擾傳播路徑的常用措施如下：
(1)充分考慮電源對單片機的影響。電源做得好，整個電路的抗干擾就解決了一大半。許多單片機對電源噪聲很敏感， 要給單片機電源加濾波電路或穩壓器，以減小電源噪聲對單片的干擾。比如，可以利用磁珠和電容組成π形濾波電路，當然條件要求不高時也可用100Ω電阻代替磁珠。
(2)如果單片機的I/O口用來控制電機等噪聲器件，在I/O口與噪聲源之間應加隔離(增加π形濾波電路)?？刂齐姍C等噪聲器件，在I/O口與噪聲源之間應加隔離(增加π形濾波電路)。
(3)注意晶振布線。晶振與單片機引腳盡量靠近，用地線把時鐘區隔離起來，晶振外殼接地并固定。此措施可解決許多疑難問題。
(4)電路板合理分區，如強、弱信號，數字、模擬信號。盡可能把干擾源 (如電機，繼電器)與敏感元件(如單片機)遠離。
(5)用地線把數字區與模擬區隔離，數字地與模擬地要分離，后在一點接于電源地。A/D、D/A芯片布線也以此為原則，廠家分配A/D、D/A芯片 引腳排列時已考慮此要求。
(6)單片機和大功率器件的地線要單獨接地，以減小相互干擾。 大功率器件盡可能放在電路板邊緣。
(7)在單片機I/O口，電源線，電路板連接線等關鍵地方使用抗干擾元件 如磁珠、磁環、電源濾波器，屏蔽罩，可顯著提高電路的抗干擾性能。
3 提高敏感器件的抗干擾性能
提高敏感器件的抗干擾性能是指從敏感器件這邊考慮盡量減少對干擾噪聲的拾取，以及從不正常狀態盡快恢復的方法。
提高敏感器件抗干擾性能的常用措施如下：
(1)布線時盡量減少回路環的面積，以降低感應噪聲。
(2)布線時，電源線和地線要盡量粗。除減小壓降外，更重要的是降低耦 合噪聲。
(3)對于單片機閑置的I/O口，不要懸空，要接地或接電源。其它IC的閑置 端在不改變系統邏輯的情況下接地或接電源。
(4)對單片機使用電源監控及看門狗電路，如：IMP809，IMP706，IMP813，X25043，X25045等，可大幅度提高整個電路的抗干擾性能。
(5)在速度能滿足要求的前提下，盡量降低單片機的晶振和選用低速數字 電路。
(6)IC器件盡量直接焊在電路板上，少用IC座。
為了達到很好的抗干擾，于是我們?？吹絇CB板上有地分割的布線方式。但是也不是所有的數字電路和模擬電路混合都一定要進行地平面分割。因為這樣分割是為了降
